專利簡介
本案是一種晶圓及其粗糙度的改善方法、裝置、設備及介質，目的在於解決單晶矽晶圓於線切割工序階段缺乏製程優化方案的問題。在以多線切割設備將單晶矽棒切割成裸晶圓的過程中，切割液不易噴灑至矽棒中間部分，且切割線所附著的切割液在運輸時容易被刮除，使矽棒中間部位散熱不足、積聚熱量而造成熱應力差異與晶片變形，連帶影響後續研磨、刻蝕、CMP 等工序所能修復的表面狀態，最終限制了晶圓的表面粗糙度指標。本案以線切割所得裸晶圓在目標波長範圍內的粗糙度作為評估指標，先偵測完成線切割工序的裸晶圓在目標波長範圍的粗糙度，當該粗糙度大於或等於設定的粗糙度閾值時，再依據多個切割製程參數與粗糙度之間的擬合函數所指示的優先級，選擇出需要調整的切割製程參數，藉以降低後續線切割工序所得裸晶圓的粗糙度；其中切割製程參數包括切割線往復運動的移動速度、往復運動的週期以及進給速度，三者對粗糙度的影響程度由一冪函數乘積形式的擬合函數表徵，並依影響程度高低設定調整優先級。藉由在線切割階段即依此指標回饋調整製程參數，本案能有效降低晶圓表面的粗糙度，提升最終單晶矽晶圓的品質；除上述方法外，本案並進一步涵蓋對應的改善裝置、計算設備、電腦可讀儲存介質，以及經由該改善後線切割製程所得、於各目標波長範圍具有特定粗糙度數值的晶圓。
如何取得專利
本案於初審階段收到審查意見通知函，審查委員依專利法第 46 條第 2 項通知申復或修正。審查意見指出本案說明書不符專利法第 26 條第 1 項、第 4 項暨其施行細則第 22 條第 1 項之規定，具體為兩處記載瑕疵：其一為說明書 [0048]、[0049] 段所述的「Vf」用語前後不一致；其二為說明書 [0123] 段所載「現場可程式化邏輯閘陣列（Field－Programmable GateArray，FPGA）」係屬誤繕，其英文全稱應更正為「Field－Programmable Gate Array，FPGA」。除上述記載事項外，審查意見載明本案於現在時點並未發現其他不予專利之理由。
本案並隨審查意見檢送檢索報告一份，報告中列出三件參考文獻，分別為引證 1（CN118610113A）、引證 2（TW M649301U）與引證 3（CN106567130A）。惟此三件引證於檢索報告中之關聯性代碼均標示為「A」，即僅屬一般技術水準之參考文獻，並非單獨或結合後足以否定本案新穎性或進步性之特別相關文獻，故審查意見並未據以對本案請求項提出不具新穎性或進步性之核駁。
由於本次審查意見所指者均為說明書之文字記載瑕疵，而非實體要件之爭點，答辯時即循審查意見逐項提出修正：就第一處，統一說明書 [0048]、[0049] 段中「Vf」之用語，使前後記載一致；就第二處，將 [0123] 段 FPGA 之英文全稱由誤繕之「Field－Programmable GateArray」更正為正確之「Field－Programmable Gate Array」。上述修正僅訂正用語與誤繕，並未變更說明書所揭示之技術內容，亦未超出申請時說明書、申請專利範圍及圖式所揭露之範圍，符合專利法關於修正不得引進新事項之要求。
經由上述修正排除說明書之記載瑕疵後，本案已無其他不予專利之事由。本案經一次審查意見答辯即獲核准公告。
相關文件
上列審查文件檔案均已公開於專利主管機關網站，任何人皆可自行查閱。